

Exercice 1. ALU, banc de registres et RAM

Copiez le fichier `/home/tpetu/INF2003L/diglog/tp/digmips_mask.tgz` sur votre compte. Décompactez le avec `tar xvfz digmips_mask.tgz`, allez dans le répertoire `digmips_mask`, puis chargez le processeur avec `diglog *.lgf`.

Le processeur comporte plusieurs fichiers:

- **base.lgf** (onglet 2) contient tous les composants de base (multiplexeurs, décodeurs, etc)
- **alu.lgf** (onglet 1) contient l'unité arithmétique et logique 8 bits.
- **register.lgf** (onglet 5) contient le banc de 8 registres 8 bits.
- **datapath.lgf** (onglet 4) contient le *chemin de données* du processeur.
- **control.lgf** (onglet 3) contient le *circuit de contrôle* du processeur.

Le but de cet exercice est de vous familiariser avec les composants des trois premiers fichiers. Le chemin de données et le circuit de contrôle seront étudiés dans les exercices qui suivent.

A) ALU

Les entiers 8 bits à additionner, soustraire ou comparer entrent par les fils de gauche, le bit de poids faible est toujours en haut. Le résultat est disponible sur les 8 premiers fils de droite en partant du haut. Les fils suivants indiquent successivement un dépassement (overflow), le résultat d'un test d'égalité (1 si égal, 0 sinon), le résultat d'un test de supériorité (1 si l'entier du haut est plus grand que l'entier du bas). Cette dernière fonction n'est pas utilisée.

- Dans un onglet libre (6 par exemple), **instanciez et testez l'ALU**. On testera l'addition, la soustraction et le test d'égalité.

B) Banc de registres

Il s'agit d'un banc de 8 registres 8 bits, dont la spécification est analogue à celle du banc de 4 registres 4 bits étudié dans le TP 2.

- **Instanciez et testez le banc de registres**. On placera la valeur 1 dans le registre 2, puis on lira les registres 1 et 2.

C) RAM

Le programme et les données doivent être stockés dans une mémoire. On utilise la mémoire SRAM8K disponible dans la bibliothèque de composants de DIGLOG.

- Allez dans la bibliothèque (cliquez sur CAT, puis sur LIBR), trouvez là, et instanciez là.

Comme son nom l'indique, c'est une mémoire RAM de 8 Ko (8×2^{10} octets), les adresses sont donc sur 13 bits. Le **port d'adresse** est sur la gauche, le poids faible en haut. Sur le haut, il y a trois bits de contrôle: horloge, R et OE. **Les bits de contrôle Horloge et OE doivent toujours être à 0.**

- **Lecture.** Lorsque le bit R vaut 1, la mémoire est en mode lecture. Le port de lecture (en bas) contient la valeur de l'octet à l'adresse spécifiée sur le port d'adresse. Le bit poids faible est à gauche. **Expérimentez.**
- **Ecriture.** Lorsque le bit R vaut 0, la mémoire est en mode écriture. La valeur disponible sur le port de données est écrite à l'adresse spécifiée sur le port d'adresse, jusqu'à ce que le bit R revienne à 0. **Expérimentez.**
- **Initialisation.** On peut préremplir la mémoire avec des données placées dans un fichier, ce qui est bien pratique pour charger des programmes. Le fichier contient les données à charger en RAM sous forme hexadécimale, c'est un simple fichier texte. **Ouvrez le fichier simple_lo.ram** avec un éditeur de texte.

Pour charger un tel fichier en RAM, il suffit de se placer en mode **CNFG** (en bas à droite), puis de **cliquer** sur la RAM. Dans la fenêtre *newcrt*, **descendre** le curseur à *file name to load* en appuyant sur la flèche du bas, puis **entrer** le nom du fichier. Enfin, **cliquer** sur la fenêtre *newcrt* pour revenir dans la fenêtre *mylib*.

Exercice 2. Chemin de données

Le chemin de données (datapath.lgf, onglet 4) est le circuit qui permet au processeur de réaliser son calcul. Le chemin de données comporte :

- Une **mémoire d'instructions (16 bits)** dans deux SRAM 8 bits. Pour chaque instruction, la *SRAM de droite* fournit les bits de 0 à 7 (poids faible) et la *SRAM de gauche* fournit les bits de 8 à 15 (poids fort).
- Une **mémoire de données (8 bits)**, dans une SRAM 8 bits.
- Un **registre PC (program counter)**, qui contient l'adresse de l'instruction courante sur 13 bits. En réalité, PC est reparté sur 2 registres 8 bits: PC_lo pour les bits de 0 à 7 et PC_hi pour les bits de 8 à 12. Les bits 13, 14 et 15 sont inutilisés.
- Une partie dédiée au **calcul de l'adresse de l'instruction suivante**. La plupart du temps, on incrémente PC.
- Un **banc de 8 registres 8 bits**.
- Une **ALU 8 bits**.
- Des **signaux de contrôle** (ecrire_reg, reg_dst, etc) qui permettent d'exécuter l'instruction courante en spécifiant quel registre lire/écrire, quelle opération arithmétique effectuer, quelle donnée lire/écrire en mémoire de données et plus généralement comment aiguiller les données. Par exemple, les signaux de contrôle pour les instructions ld et st sont donnés dans le tableau de l'exercice 3.

A) Chargement du programme

Comme la mémoire d'instructions est répartie sur deux SRAM 8 bits, il faut construire deux fichiers pour chaque programme:

- **Un fichier avec les 8 bits de poids fort** de chaque instruction à charger dans la RAM de gauche.
- **Un fichier avec les 8 bits de poids faible** de chaque instruction à charger dans la RAM de droite.

Les fichiers **simple_hi.ram** et **simple_lo.ram** contiennent l'encodage du programme étudié dans l'exercice 0:

```
ld r0,[r1+1]
st r0,[r1+1]
```

- Quel fichier contient les 8 bits de *poids fort* de chaque instruction ?
- Quel fichier contient les 8 bits de *poids faible* de chaque instruction ?
- Chargez les en RAM.
- Ajoutez des composants 7SEG pour afficher la valeur courante de PC. Donnez des quelques tops d'horloge.
- Pour remettre PC à 0, mettez **reset** à 1, et faites passer l'horloge à 1, puis à 0. Enfin, remettez **reset** à 0.

B) Exécution de `ld r0,[r1+1]`

On suppose désormais que $PC=0$, l'instruction courante est donc `ld r0,[r1+1]`. Ne touchez plus à l'horloge.

- Repérez les différentes parties de l'instruction courante à la sortie de la mémoire d'instructions (opcode, opérandes `r0`, `r1` et `1`).
- Pour exécuter `ld r0,[r1+1]`, il faut calculer `r1+1`, lire la case `r1+1` dans la mémoire de données, l'écrire dans `r0`. Nous allons détailler ces trois étapes.

– Calcul de l'adresse `r1+1`.

- * Comment le contenu de `r1` est récupéré et placé à l'entrée de l'ALU ?
- * Comment `1` est récupéré et placé à l'entrée de l'ALU ?
- * Quel est le rôle du signal de contrôle `alu_src` ?
- * Quel est le rôle du signal de contrôle `alu_op` ?
- * Où se trouve la valeur de `r1+1` ?

– Lecture dans la mémoire de données.

- * Repérer comment la valeur de `r1+1` est amenée sur le port d'adresse de la mémoire de données. La donnée est maintenant disponible sur le port de données.
- * Quel est le rôle du signal `mem_vers_reg` ?
- * Que se passe-t-il lorsque `mem_vers_reg=imm_vers_reg=0` ? A quelles instructions cela peut-il servir ?
- * Que se passe-t-il lorsque `imm_vers_reg` vaut `1` ? A quelle instruction cela peut-il servir ?

– Ecriture dans `r0`.

Après un temps de stabilisation, la donnée à écrire est disponible sur les bits `w0 ... w7` du banc de registres. Le numéro du registre à écrire (`r0`) est également disponible.

- * Répez les.
- * Quel signal manque-t-il pour écrire la donnée dans `r0` ?
- * Faites passer l'horloge à `1`. Ne touchez plus à l'horloge. Que constatez vous ? Pourquoi attendre que l'horloge soit à `1` pour envoyer le signal d'écriture ?

Le tableau de l'exercice 3 récapitule les signaux de contrôle nécessaires à l'exécution de l'instruction `ld`.

C) Exécution de `st r0,[r1+1]`

Faites passer l'horloge à `0` avec un clic. On exécute maintenant l'instruction `st r0,[r1+1]`. Ne touchez plus à l'horloge.

- Repérez l'opcode de l'instruction `st` et les opérandes `r0`, `r1` et `1`.
- Pour exécuter `st r0,[r1+1]`, il faut calculer `r1+1`, récupérer la valeur de `r0`, l'écrire dans la mémoire de données à l'adresse `r1+1`. Nous allons détailler ces trois étapes.

– Calcul de `r1+1`. Vérifiez que tout ce passe comme pour l'instruction précédente.

– Récupérer la valeur de `r0`.

- * Quel est le rôle du signal `reg_dst` ?
- * Répez comment la valeur de `r0` est amenée à l'entrée de la mémoire.

– L'écrire dans la mémoire de données.

- * Quels signaux manquent pour écrire `r0` à l'adresse `r1+1` ?
- * Faites passer l'horloge à `1`. Commentez.

Le tableau de l'exercice 3 récapitule les signaux de contrôle nécessaires à l'exécution de l'instruction `st`.

Exercice 3. Contrôle

Pour chaque instruction, il faut spécifier quel registre lire/écrire, quelle opération arithmétique effectuer, quelle donnée lire/écrire en mémoire de données, comment aiguiller les données. Pour cela, on utilise des **signaux de contrôle**, comme `ecrire_reg` qui décide l'écriture dans le banc de registres, ou `alu_op` au dessus de l'ALU, qui vaut 0 pour une addition et 1 pour une soustraction. Les signaux de contrôle d'une instruction ne dépendent que de son *opcode*, et peuvent être générés avec un circuit combinatoire (voir `control.lgf`, onglet 3).

Le tableau suivant récapitule les signaux de contrôle nécessaires à l'exécution des instructions `ld` et `st` vues dans l'exercice 2.

	<code>ecrire_reg</code>	<code>reg_dst</code>	<code>alu_src</code>	<code>alu_op</code>	<code>ecrire_mem</code>	<code>beq</code>	<code>mem_vers_reg</code>	<code>imm_vers_reg</code>	<code>ja</code>
<code>add 000</code>									
<code>sub 001</code>									
<code>ld 010</code>	1	0	1	0	0	0	1	0	0
<code>st 011</code>	0	1	1	0	1	0	0	0	0
<code>beq 100</code>									
<code>ldi 101</code>									
<code>ja 110</code>									

Placez vous dans `control.lgf` (onglet 3). *opcode0*, *opcode1* et *opcode2* sont les bits 13, 14 et 15 de l'instruction courante (l'opcode).

- **Vérifiez** que les signaux de contrôle émis pour `ld` et `st` sont bien conformes à ce qui est spécifié dans le tableau. Il faut maintenant compléter `control.lgf` pour gérer les autres instructions.
- **Complétez le tableau ci-dessus** pour chacune des autres instructions.
- **Complétez `control.lgf`** (onglet 3) pour les prendre en charge.
- **Testez sur le programme `test.asm`** (`test_lo.ram`, `test_hi.ram`) dans le répertoire courant.

Exercice 4. Le saut immédiat *J*

Il manque à notre processeur une implémentation du saut immédiat *j*.

- **Complétez le chemin de données** pour gérer le saut immédiat. *Indication: Il suffit d'ajouter un multiplexeur à la partie 'calcul de l'instruction suivante'.*
- **Complétez le contrôle** pour actionner le signal de contrôle du multiplexeur lorsque l'instruction est *j*.
- **Testez sur le programme `inc.asm`** (`inc_lo.ram`, `inc_hi.ram`) dans le répertoire courant.

Format des instructions

Les instructions se codent sur 16 bits de la façon suivante. Le caractère '-' indique un bit inutilisé.

Instruction	Codage																																																
add $r_{\text{dest}}, r_1, r_2$	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> <tr> <td colspan="3">opcode</td> <td colspan="3">r_{dest}</td> <td colspan="3">r_1</td> <td colspan="3">r_2</td> <td colspan="4"></td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0	0	0										-	-	-	-	opcode			r_{dest}			r_1			r_2						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																	
	0	0	0										-	-	-	-																																	
opcode			r_{dest}			r_1			r_2																																								
sub $r_{\text{dest}}, r_1, r_2$	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>0</td><td>0</td><td>1</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> <tr> <td colspan="3">opcode</td> <td colspan="3">r_{dest}</td> <td colspan="3">r_1</td> <td colspan="3">r_2</td> <td colspan="4"></td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0	0	1										-	-	-	-	opcode			r_{dest}			r_1			r_2						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																	
	0	0	1										-	-	-	-																																	
opcode			r_{dest}			r_1			r_2																																								
ld $r_{\text{dest}}, [r_{\text{base}} + \text{imm7}]$	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>0</td><td>1</td><td>0</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td> </tr> <tr> <td colspan="3">opcode</td> <td colspan="3">r_{dest}</td> <td colspan="3">r_{base}</td> <td colspan="7">imm7</td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0	1	0														opcode			r_{dest}			r_{base}			imm7						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																	
	0	1	0																																														
opcode			r_{dest}			r_{base}			imm7																																								
st $r_1, [r_{\text{base}} + \text{imm7}]$	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>0</td><td>1</td><td>1</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td> </tr> <tr> <td colspan="3">opcode</td> <td colspan="3">r_{dest}</td> <td colspan="3">r_{base}</td> <td colspan="7">imm7</td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0	1	1														opcode			r_{dest}			r_{base}			imm7						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																	
	0	1	1																																														
opcode			r_{dest}			r_{base}			imm7																																								
beq $r_1, r_2, \text{imm7}$	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>1</td><td>0</td><td>0</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td> </tr> <tr> <td colspan="3">opcode</td> <td colspan="3">r_1</td> <td colspan="3">r_2</td> <td colspan="7">imm7</td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	1	0	0														opcode			r_1			r_2			imm7						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																	
	1	0	0																																														
opcode			r_1			r_2			imm7																																								
ldi $r_{\text{dest}}, \text{imm8}$	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>1</td><td>0</td><td>1</td><td></td><td></td><td></td><td>-</td><td>-</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td> </tr> <tr> <td colspan="3">opcode</td> <td colspan="3">r_{dest}</td> <td colspan="3"></td> <td colspan="7">imm8</td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	1	0	1				-	-									opcode			r_{dest}						imm8						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																	
	1	0	1				-	-																																									
opcode			r_{dest}						imm8																																								
ja r_1, r_2	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>1</td><td>1</td><td>0</td><td></td><td></td><td></td><td></td><td></td><td></td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> <tr> <td colspan="3">opcode</td> <td colspan="3">r_1</td> <td colspan="3">r_2</td> <td colspan="7"></td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	1	1	0							-	-	-	-	-	-	-	opcode			r_1			r_2									
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																	
	1	1	0							-	-	-	-	-	-	-																																	
opcode			r_1			r_2																																											
j imm13	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>1</td><td>1</td><td>1</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td> </tr> <tr> <td colspan="3">opcode</td> <td colspan="13">imm13</td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	1	1	1														opcode			imm13												
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																	
	1	1	1																																														
opcode			imm13																																														