

Valentin Le Fèvre, PhD

POST-DOCTORANT

155, carrer de Muntaner, 3^e, 2a, 08036, Barcelone

✉ valentin.lefevre@bsc.es / lefevre.valentin@gmail.com | 📱 vlefevre

Je suis un post-doctorant au Barcelona Supercomputing Center (BSC) depuis Septembre 2020. Mes recherches dans le domaine du calcul haute-performance (HPC) se focalisent sur l'optimisation algorithmique, l'algèbre linéaire, les problèmes de résilience et de consommation énergétique.

Education

Doctorat en Informatique

Lyon, France

ÉCOLE NORMALE SUPÉRIEURE DE LYON

Septembre 2017 - Juin 2020

- Doctorat en Informatique réalisé sous la direction d'Yves Robert et d'Anne Benoit au Laboratoire d'Informatique du Parallélisme (LIP) à l'École Normale Supérieure de Lyon (ENS de Lyon), et rattaché à l'école doctorale Mathématiques et Informatique de Lyon (ED512).
- La soutenance du doctorat s'est déroulée le 18 juin 2020 devant le jury composé de :
 - **Olivier Beaumont** : Directeur de Recherche à l'INRIA Bordeaux Sud-ouest, examinateur et président du jury.
 - **Anne Benoit** : Maîtresse de conférences à l'ENS de Lyon, LIP, co-encadrante de thèse.
 - **Henri Casanova** : Professeur à l'Université d'Hawaï'i, rapporteur.
 - **Amina Guermouche** : Maîtresse de conférences à Télécom Sud-Paris, examinatrice.
 - **Rami Melhem** : Professeur à l'Université de Pittsburgh, rapporteur.
 - **Yves Robert** : Professeur des universités à l'ENS de Lyon, LIP, directeur de thèse.
- Le manuscrit s'intitule *Algorithmes d'ordonnancement tolérants aux fautes pour les plates-formes à grande échelle*. Durant cette thèse, j'ai étudié divers mécanismes de tolérances aux fautes utilisés en calcul haute-performance (HPC), principalement les méthodes de *checkpoints* et la réplication. J'ai publié plusieurs travaux (quatre publications dans des revues internationales avec comité de lecture, trois publications dans des conférences internationales avec comité de lecture et quatre publications dans des ateliers internationaux avec comité de lecture) dont je résume ici les sujets dont ils traitaient :
 - Algorithme optimal en temps d'exécution ou consommation d'énergie pour le placement de *checkpoints* et choix de tâches à répliquer dans des graphes de tâches linéaires (ou chaînes de tâches). Cette étude considérait à la fois la présence d'erreurs fatales et la présence d'erreurs silencieuses (voir publications [W5] et [J2]).
 - Modélisation et étude de l'impact du nombre de processeurs de rechange sur le temps d'exécution et de complétion d'applications s'exécutant sur des plates-formes à grande échelle sujettes à des erreurs fatales. Différents modèles d'application ont été étudiés dans ce cadre (application qui utilise un nombre fixe de processeurs une fois lancée ou qui peut le faire varier au cours de l'exécution). Nous montrons qu'un faible pourcentage de ressources supplémentaires permet de garantir un rendement bien plus élevé quel que soit le type d'application (voir publications [W6] et [J3]).
 - Algorithmes de placement de *checkpoints* dans des graphes de tâches quelconques, pour des plates-formes sujettes aux erreurs fatales (voir publications [C1] et [J4]).
 - Une nouvelle méthode pour la réplication d'une application divisible : chaque processeur est associé à un processeur pair qui réplique l'exécution du premier. Cette technique permet d'augmenter la résilience de l'application (en contrepartie d'un nombre plus élevé de ressources) et notre méthode propose de régénérer les processus morts à chaque *checkpoint* (voir publication [C2]).
 - Heuristiques d'ordonnancement de tâches (ayant un nombre de processeurs fixé à l'avance ou non) adaptées à la présence d'erreurs silencieuses (voir publications [W7], [J6], [C3] et [J7]).
 - Comparaison de deux méthodes de tolérance aux fautes (silencieuses) dans une multiplication de matrices : la tolérance aux fautes spécifique à l'algorithme (ABFT) et la technique de vérification de résiduel (*Residual Checking*) (voir publication [W8]).

Dans tous ces sujets, j'ai contribué aux développements théoriques (conception d'algorithmes et preuves de complexité), et j'ai réalisé la totalité des simulations nécessaires à l'évaluation des algorithmes proposés. J'ai aussi eu l'occasion de collaborer avec des chercheurs en France (au sein de l'équipe ROMA du LIP principalement) comme à l'international (dans le cadre du JLESC et collaboration avec l'Université du Tennessee à Knoxville).

Master Sciences, Technologies, Santé co-accrédité par l'UCBL, l'Université Lyon 2, l'Université de Saint-Étienne, l'École Centrale de Lyon et l'ENS de Lyon

Lyon, France

ÉCOLE NORMALE SUPÉRIEURE DE LYON

Septembre 2014 - Juin 2016

- Mention Informatique, parcours Informatique Fondamentale.
- Obtenu avec mention Bien.

Licence d'Informatique de l'Université Claude Bernard Lyon 1

Lyon, France

ÉCOLE NORMALE SUPÉRIEURE DE LYON

Septembre 2013 - Juin 2014

- Parcours Informatique Fondamentale dispensé à l'École Normale Supérieure de Lyon.
- Obtenue avec mention Bien.

Classe préparatoire MPSI/MP*

Rouen, France

LYCÉE PIERRE CORNEILLE

Septembre 2011 - Juillet 2013

- Deux années d'études intensives pour rentrer dans une Grande école, spécialisation Mathématiques et Physique, option Informatique.

Post-doctorant

Barcelone, Espagne

BARCELONA SUPERCOMPUTING CENTER (BSC)

Septembre 2020 - Présent

- Durant mon post-doctorat, j'ai eu l'occasion de travailler sur différents projets. Le premier sujet de recherche est un projet collaboratif entre Fujitsu et le BSC destiné à optimiser les performances de bibliothèques mathématiques pour la nouvelle architecture ARM, et plus particulièrement le processeur A64FX, utilisé pour la machine Fugaku, numéro 1 du TOP500 en novembre 2020. J'ai notamment travaillé sur la parallélisation de l'algorithme CHOLMOD, algorithme utilisé pour la factorisation Cholesky de matrices creuses. L'objectif de ce projet était double: montrer comment OpenMP permettait de simplement et efficacement paralléliser des bibliothèques jusqu'ici séquentielles, et étudier le comportement de l'algorithme et de la machine afin d'optimiser les performances. Un des axes de recherche étudié fut l'ajout d'un système auto-adaptable de création de sous-tâches à l'intérieur d'une tâche. Il y a en effet un juste milieu entre la parallélisation de l'algorithme avec un nombre minimum de tâches faisant directement référence à la structure de la matrice et la parallélisation de chacune de ces tâches. Nous avons pu mettre au point un algorithme qui estime la granularité que l'algorithme doit utiliser en définissant un seuil sur le nombre d'opérations entre les différents blocs de la matrice et le nombre d'opérations internes aux blocs. Une évaluation expérimentale sur un vaste choix de matrices a montré que les performances moyennes sont meilleures qu'un graphe de tâches statique.
- Le deuxième projet sur lequel je travaille concerne le jeu d'instruction Risc-V et l'algèbre linéaire creuse. Dans le cadre du projet européen EPI (European Processor Initiative), des accélérateurs vectoriels sont à l'étude et se basent sur une architecture Risc-V avec l'extension "V". Ce jeu d'instruction permet notamment d'utiliser des instructions SIMD dites vectorielles, c'est-à-dire des instructions s'exécutant sur plusieurs éléments à la fois contrairement aux instructions classiques traitant un élément par un élément. Le développement de ces puces nécessite donc l'écriture de plusieurs noyaux d'algèbre linéaire spécialement conçus pour s'exécuter sur des architectures vectorielles. Dans ce cadre, je me suis intéressé à l'implémentation et l'optimisation d'algorithmes de multiplication de matrices creuses. Je participe aussi, grâce à une collaboration avec l'Université de Madrid, sur l'évaluation de la bibliothèque BLIS, une bibliothèque portable d'algèbre linéaire inspirée de BLAS.
- Ce post-doc repose beaucoup sur des aspects pratiques comme l'intégration de bibliothèques orientées HPC à des applications ainsi que la compilation et l'exécution sur de vraies machines de calcul, telles que MareNostrum4 le supercalculateur du BSC ou encore le système SX-Aurora de NEC qui est doté d'une architecture vectorielle.
- Ce travail est sous la direction de Marc Casas.

Stagiaire de recherche avec Leonardo Bautista-Gomez et Marc Casas

Barcelone, Espagne

BARCELONA SUPERCOMPUTING CENTER (BSC)

Avril 2017 - Juillet 2017

- Stage sur l'optimisation d'un algorithme dit «multi-grille» pour la résolution de systèmes linéaires. J'ai notamment étudié différents types de cycles (façon dont on navigue entre les différents niveaux de la grille) ainsi que des techniques se basant sur la réduction de la taille des mantisses dans les nombres flottants. Le résultat principal est que l'utilisation d'une plus faible précision pour les premières itérations permet de réduire le temps d'exécution ainsi que la consommation énergétique de l'algorithme tout en gardant un résultat final de la précision souhaitée.
- Outre l'aspect théorique, des simulations ont été réalisées grâce à la bibliothèque MPFR, permettant de fixer arbitrairement la précision de calcul des variables et opérations au vol.
- Ce stage s'inscrivait dans le cadre de ma quatrième année à l'ENS de Lyon et a mené à la rédaction d'un article, publié dans l'atelier international PMBS (voir publication [W4]).

Stagiaire de recherche avec Yves Robert et Anne Benoit

Lyon, France

LABORATOIRE DE L'INFORMATIQUE DU PARALLÉLISME (LIP)

Janvier 2017 - Mars 2017

- Stage sur l'exécution d'une application répliquée sur deux machines hétérogènes. En particulier, le but était de trouver analytiquement la période de *checkpoint* optimale dans ce cas. Un résultat marquant de ce stage a été la découverte d'une période de *checkpoint* dont l'ordre n'était pas $\mathcal{O}(\lambda^{-1/2})$, comme c'est le cas avec la formule classique de Young/Daly, mais en $\mathcal{O}(\lambda^{-2/3})$, lorsque les machines sont homogènes.
- Ce stage s'inscrivait dans le cadre de ma quatrième année à l'ENS de Lyon et a mené à une publication dans l'atelier international FTXS (voir publication [W2]).

Stagiaire de recherche avec Guillaume Aupy

Nashville, TN, USA

VANDERBILT UNIVERSITY, ENGINEERING AND COMPUTER SCIENCE DEPARTMENT

Septembre 2016 - Décembre 2016

- Stage sur l'ordonnancement d'entrées/sorties pour des applications HPC. L'objectif de ce stage était l'étude de plannings périodiques permettant de réduire le temps d'exécution d'applications périodiques. Plus précisément, on définit les instants (dans une période de taille fixée) où diverses applications s'exécutant en parallèle sur une même machine vont faire leurs opérations de lecture/écriture sur la mémoire partagée, afin de mitiger le ralentissement dû à une trop faible bande passante.
- Durant ce stage, j'ai plus particulièrement implémenté notre algorithme de calcul de ces plannings et mené des tests pour vérifier son efficacité.
- Ce stage s'inscrivait au sein de ma quatrième année à l'ENS de Lyon et a mené à la publication de deux articles, le premier dans l'atelier international PMBS (voir publication [W3]), le second dans la revue internationale TOPC (voir publication [J5]).

Stagiaire de recherche avec Yves Robert et Anne Benoit

Lyon, France

LABORATOIRE DE L'INFORMATIQUE DU PARALLÉLISME (LIP)

Février 2016 - Juin 2016

- Stage sur la résilience en HPC. Ce stage a comporté plusieurs résolutions de problème : (i) calcul de la fréquence de *checkpoint* optimale (en consommation d'énergie, avec limite de temps) d'une application divisible où la vitesse de ré-exécution peut changer, (ii) calcul de la fréquence optimale de *checkpoint* lorsqu'il y a plusieurs niveaux de *checkpoint* (RAM, codes correcteurs d'erreur, disque dur...) et (iii) l'étude par simulation du placement de checkpoints dans un graphe de tâches quelconque.
- Ce stage s'inscrivait dans le cadre de ma deuxième année de Master à l'ENS de Lyon. Il a mené à la publication d'un article dans l'atelier international PASA (voir publication [W1]) et d'un article dans la revue internationale IEEE TC (voir publication [J1]).

Stagiaire de recherche avec George Bosilca et Thomas Herault

Knoxville, TN, USA

INNOVATIVE COMPUTING LABORATORY (ICL) - UTK

Mai 2015 - Août 2015

- Stage orienté sur l'ordonnancement hétérogène. J'ai notamment étudié des problèmes de gestion des pages de la mémoire sur des GPU.
- Ce stage m'a permis de découvrir le monde du HPC, ainsi qu'utiliser et étudier le logiciel PARSEC (un *runtime* chargé d'exécuter une application en choisissant les ressources sur lesquelles exécuter chaque tâche ainsi que les ordonnancer).
- Ce stage s'inscrivait dans le cadre de ma première année de Master à l'ENS de Lyon.

Stagiaire de recherche avec Clément Pernet

Lyon, France

LABORATOIRE DE L'INFORMATIQUE DU PARALLÉLISME (LIP)

Juin 2014 - Juillet 2014

- Stage sur les codes correcteurs d'erreurs, notamment Reed-Solomon. L'objectif de ce stage était d'adapter un algorithme de décodage sur des polynômes (définis sur un corps fini) à des fractions rationnelles (sur un corps fini). L'application principale de ces codes était la résolution de systèmes linéaires.

Expérience en enseignement

Chargé de TD et TP

ENS de Lyon, France

ALGORITHMIQUE PARALLÈLE

Septembre 2017 - Janvier 2019

- 28h de TD/TP par an en Master 1 - Informatique Fondamentale à l'ENS de Lyon durant les années scolaires 2017-2018 et 2018-2019.
- Le cours est divisé en deux parties : théorie de l'algorithmique parallèle (modèle PRAM, algorithmes avec communication, algorithmes distribués) et programmation en MPI.
- Responsable de sujets d'examen intermédiaire (rédaction partielle, correction) et d'un devoir maison pratique en MPI.

Chargé de TD

ENS de Lyon, France

ALGORITHMIQUE GÉNÉRALE 2

Février 2018 - Mai 2019

- 32h de TD par an en Licence 3 - Informatique Fondamentale à l'ENS de Lyon durant les années scolaires 2017-2018 et 2018-2019.
- Étude des structures de données, algorithmes classiques de graphes, de flots et de mots, calculs de complexité.
- Correction et réalisation de devoirs maison, correction de sujets d'examen intermédiaire.

Chargé de TD

ENS de Lyon, France

ALGORITHMIQUE GÉNÉRALE 1

Septembre 2019 - Janvier 2020

- 32h de TD en Licence 3 - Informatique Fondamentale à l'ENS de Lyon durant l'année scolaire 2019-2020.
- Introduction à l'algorithmique avec l'étude des méthodes générales utilisées en algorithmique telles que «diviser pour régner», les algorithmes gloutons ou la programmation dynamique. Introduction à la NP-complétude.
- Réalisation et correction de devoirs maisons, mise à jour et rédaction de corrections d'un catalogue d'exercices.

Chargé de TD

Université Claude Bernard Lyon 1

ALGORITHMIQUE ET PROGRAMMATION C++

Septembre 2019 - Décembre 2019

- 18h de TD en Licence 2 - Informatique à l'UCBL durant l'année scolaire 2019-2020.
- Découverte de la complexité algorithmique, initiation à la programmation C++ et à la gestion mémoire.
- Correction de contrôles continus.

Chargé de TP

Université Claude Bernard Lyon 1

BASES DE L'ARCHITECTURE

Octobre 2019 - Décembre 2019

- 12h de TP en Licence 1 - Informatique à l'UCBL durant l'année scolaire 2019-2020.
- Prise en main de Logisim pour réaliser des circuits logiques et découverte des circuits de base (multiplexeurs, décodeurs, ALU, ...).
- Correction d'examen pratique.

REVUES INTERNATIONALES AVEC COMITÉ DE LECTURE

- 2022 **[J8] Comparing Distributed Termination Detection Algorithms for Modern HPC Platforms**, George Bosilca, Aurélien Bouteiller, Thomas Herault, Valentin Le Fèvre, Yves Robert, Jack Dongarra. *International Journal of Networking and Computing*. Vol. 12, No. 1, pp. 26-46, DOI:10.15803/ijnc.12.1_26.
- 2021 **[J7] Resilient Scheduling of Moldable Parallel Jobs to Cope with Silent Errors**, Anne Benoit, Valentin Le Fèvre, Lucas Perotin, Padma Raghavan, Yves Robert, Hongyang Sun. *IEEE Transactions on Computers*. Vol.71, No.7, pp. 1696-1710, DOI:10.1109/TC.2021.3104747.
- 2021 **[J6] Resilient Scheduling Heuristics for Rigid Parallel Jobs**, Anne Benoit, Valentin Le Fèvre, Padma Raghavan, Yves Robert, Hongyang Sun. *International Journal of Networking and Computing*. Vol. 11, No. 1, pp. 2-26, DOI: 10.15803/ijnc.11.1_2.
- 2019 **[J5] I/O scheduling strategy for periodic applications**, Ana Gainaru, Valentin Le Fèvre, Guillaume Pallez. *ACM Transactions on Parallel Computing*, Vol. 6, No. 2, Art. 7, DOI:10.1145/3338510.
- 2019 **[J4] A Generic Approach to Scheduling and Checkpointing Workflows**, Li Han, Valentin Le Fèvre, Louis-Claude Canon, Yves Robert, Frédéric Vivien. *International Journal of High Performance Computing Applications*, Vol. 33, No. 6, pp. 1255-1274, DOI:10.1177/1094342019866891.
- 2019 **[J3] Comparing the performance of rigid, moldable and grid-shaped applications on failure-prone HPC platforms**, Valentin Le Fèvre, Thomas Héroult, Yves Robert, Aurélien Bouteiller, Atsushi Hori, George Bosilca, Jack Dongarra. *Parallel Computing*, Vol. 85, pp. 1-12, DOI:10.1016/j.parco.2019.02.002.
- 2018 **[J2] Combining Checkpointing and Replication for Reliable Execution of Linear Workflows with Fail-Stop and Silent Errors**, Anne Benoit, Aurélien Cavelan, Florina M. Ciorba, Valentin Le Fèvre, Yves Robert. *International Journal of Networking and Computing*, Vol. 9, No. 1, pp. 2-27, DOI:10.15803/ijnc.9.1_2.
- 2017 **[J1] Towards Optimal Multi-Level Checkpointing**, Anne Benoit, Aurélien Cavelan, Valentin Le Fèvre, Hongyang Sun, Yves Robert. *IEEE Transactions on Computers*, Vol. 66, No. 7, pp. 1212-1226, DOI:10.1109/TC.2016.2643660.

CONFÉRENCES INTERNATIONALES AVEC COMITÉ DE LECTURE

- 2023 **[C4] Efficient Execution of SpGEMM on Long Vector Architectures**, Valentin Le Fèvre, Marc Casas. *In proceedings of the 32nd International Symposium on High-Performance Parallel and Distributed Computing (HPDC'23)*, pp. , DOI:10.1145/3588195.3593000. Orlando, FL, USA
- 2020 **[C3] Resilient Scheduling of Moldable Jobs on Failure-Prone Platforms**, Anne Benoit, Valentin Le Fèvre, Lucas Perotin, Padma Raghavan, Yves Robert, Hongyang Sun. *In proceedings of the 2020 IEEE International Conference on Cluster Computing (CLUSTER)*, pp. 81-91, DOI:10.1109/CLUSTER49012.2020.00018. Kobe, Japan
- 2019 **[C2] Replication is more efficient than you think**, Anne Benoit, Thomas Herault, Valentin Le Fèvre, Yves Robert. *In proceedings of the International Conference for High Performance Computing, Networking, Storage and Analysis (SC'19)*, pp. 1-14, DOI:10.1145/3295500.3356171. Denver, CO, USA
- 2018 **[C1] A Generic Approach to Scheduling and Checkpointing Workflows**, Li Han, Valentin Le Fèvre, Louis-Claude Canon, Yves Robert and Frédéric Vivien. *In proceedings of the 47th International Conference on Parallel Processing (ICPP 2018)*, pp. 1-10, DOI:10.1145/3225058.3225145. Eugene, OR, USA

ATELIERS INTERNATIONAUX AVEC COMITÉ DE LECTURE

- [W10] A Selective Nesting Approach for the Sparse Cholesky Factorization**, Valentin Le Fèvre, Tetsuzo Usui, Marc Casas. *In proceedings of the International Workshop on Extreme Scale Programming Models and Middleware (ESPM2)@SC'22*, pp. 1-9, DOI: 10.1109/ESPM256814.2022.00006. Dallas, TX, USA
- [W9] Revisiting Credit Distribution Algorithms for Distributed Termination Detection**, George Bosilca, Aurélien Bouteiller, Thomas Herault, Valentin Le Fèvre, Yves Robert, Jack Dongarra. *In proceedings of the 23rd Workshop on Advances in Parallel and Distributed Computational Models (APDCM), annexe de IPDPS 2021*, pp. 611-620, DOI: 10.1109/IPDPSW52791.2021.00095. Portland, OR, USA
- [W8] A comparison of several fault-tolerance methods for the detection and correction of floating-point errors in matrix-matrix multiplication**, Valentin Le Fèvre, Thomas Herault, Julien Langou, Yves Robert. *In proceedings of the 13th International Workshop on Resilience annexe de Euro-Par 200*, pp. 303-315, DOI: 10.1007/978-3-030-71593-9_24. Warsaw, Poland
- [W7] Design and Comparison of Resilient Scheduling Heuristics for Parallel Jobs**, Anne Benoit, Valentin Le Fèvre, Padma Raghavan, Yves Robert, Hongyang Sun. *In proceedings of the 22nd Workshop on Advances in Parallel and Distributed Computational Models (APDCM), annexe de IPDPS 2020*, pp. 567-576. DOI: 10.1109/IPDPSW50202.2020.00099 - **Best paper award**. New Orleans, LA, USA
- [W6] Do moldable applications perform better on failure-prone HPC platforms?**, Valentin Le Fèvre, George Bosilca, Aurélien Bouteiller, Thomas Herault, Atsushi Hori, Yves Robert and Jack Dongarra. *In proceedings of the International Workshop on Resilience annexe de Euro-Par 2018*, pp. 787-799, DOI: 10.1007/978-3-030-10549-5_61. Torino, Italy
- [W5] Combining Checkpointing and Replication for Reliable Execution of Linear Workflows**, Anne Benoit, Aurélien Cavelan, Florina Ciorba, Valentin Le Fèvre and Yves Robert. *In proceedings of the International Workshop on Advances in Parallel and Distributed Computational Models (APDCM), annexe de IPDPS 2018*, pp. 793-802, DOI: 10.1109/IPDPSW.2018.00126. Vancouver, Canada
- [W4] Approximating a Multi-Grid solver**, Valentin Le Fèvre, Leonardo Bautista-Gomez, Osman Unsal and Marc Casas. *In proceedings of the International Workshop on Performance Modeling, Benchmarking, and Simulation (PMBS), annexe de SC'18*, pp. 97-107, DOI: 10.1109/PMBS.2018.8641651. Dallas, TX, USA
- [W3] Periodic I/O scheduling for supercomputers**, Guillaume Aupy, Ana Gainaru and Valentin Le Fèvre. *In proceedings of the International Workshop on Performance Modeling, Benchmarking, and Simulation (PMBS), annexe de SC'17*, pp. 44-66, DOI: 10.1007/978-3-319-72971-8_3. Denver, CO, USA
- [W2] Optimal Checkpointing Period with Replicated Execution on Heterogeneous Platforms**, Anne Benoit, Aurélien Cavelan, Valentin Le Fèvre and Yves Robert. *In proceedings of the Fault Tolerance for HPC at eXtreme Scale Workshop (FTXS), annexe de HPDC'17*, pp. 567-576, DOI: 10.1109/IPDPSW50202.2020.00099. Washington D.C., USA
- [W1] A different re-execution speed can help**, Anne Benoit, Aurélien Cavelan, Valentin Le Fèvre, Hongyang Sun and Yves Robert. *In proceedings of the International Workshop on Power-aware Algorithms, Systems and Architectures (PASA), annexe de ICPP'16*, pp. 250-257, DOI: 10.1109/ICPPW.2016.45. Philadelphia, PA, USA

Autres activités de recherche

Membre du Comité de Reviews de ACM Student Research Competition (SRC) pendant SC'23

ETUDIANTS PRÉ-MASTER.

Août 2023

Membre du Comité de Reviews de ACM Student Research Competition (SRC) pendant SC'22

ETUDIANTS PRÉ-MASTER.

Août 2022

Reviewer occasionnel pour HPDC

1 REVIEW EN 2022.

2022-présent

Reviewer occasionnel pour TPDS

1 REVIEW EN 2022.

2022-présent

Membre du Comité de Reviews de ICPP

CATÉGORIE ALGORITHMES.

Mai 2021

Participation à des conférences

Atelier ESPM2 de Supercomputing

PRÉSENTATION DE LA PUBLICATION [W10].

Dallas, TX, USA

Novembre 2022

13e atelier du JLESC

PRÉSENTATION COURTE DE MES TRAVAUX DE POST-DOC SUR LA FACTORISATION DE CHOLESKY.

En ligne

Décembre 2021

Atelier Resilience d'Euro-Par

PRÉSENTATION DE LA PUBLICATION [W8].

Varsovie, Pologne

Août 2020

9e atelier du JLESC

PRÉSENTATION COURTE DE LA PUBLICATION [W5].

Knoxville, TN, USA

Avril 2019

Atelier Resilience d'Euro-Par

PRÉSENTATION DE LA PUBLICATION [W6].

Turin, Italie

Août 2018

8e atelier du JLESC

PRÉSENTATION COURTE DE LA PUBLICATION [W4].

Barcelone, Espagne

Avril 2018

5e atelier du JLESC

PRÉSENTATION COURTE DE LA PUBLICATION [W1].

Lyon, France

Juin 2016

Compétences

Programmation Python, C/C++, Risc-V intrinsincs, MPI, OpenMP, bash, LaTeX, HTML/CSS, PHP, SQL.

Autres Maîtrise correcte d'applications de graphisme et d'édition de texte.

Langues Français (langue maternelle), anglais (bon), espagnol (moyen).